

(3) Japanese Patent Application Laid-Open No. 1-302475 (1989)

“Labeling Method of Image Data”

The following is an English translation of the claim of the above application.

Labeling method of image data, comprising:

initial labeling means (1) for applying an initial labeled mask (100) prescribed to detect connection between a pixel of interest and image data adjacent to said pixel of interest in the direction of data processing, to binary image data (S_{IN}) of pixels arranged in a two-dimensional matrix, thereby identically labeling pieces of image data related to each other in the direction of data processing;

connection detecting means (2) for applying a connection detecting mask (200) prescribed to detect whether or not a pixel delayed by one line from said pixel of interest among pixels adjacent to said pixel of interest is labeled as well as to detect connection between said pixel of interest and a pixel delayed by one line and one clock from said pixel of interest, to said pieces of image data labeled by said initial labeling means (1), thereby detecting connection between adjacent pixels labeled differently;

a connection table (3) for storing connection information of labels; and

label renewing means (4) for renewing labels on the basis of said connection table (3) in the case where said connection detecting means detects a new connection, wherein

said initial labeling means (1), said connection detecting means (2) and said label renewing means (4) are operated at a video rate, and

said connection detecting means (2) and said label renewing means (4) are repetitively operated until no new connection is detected.

⑫ 公開特許公報(A)

平1-302475

⑬ Int.Cl.⁴
G 06 F 15/70

識別記号
330

庁内整理番号
A-7368-5B

⑭ 公開 平成1年(1989)12月6日

審査請求 未請求 請求項の数 1 (全15頁)

⑮ 発明の名称 画像データのラベリング方式

⑯ 特 願 昭63-131568

⑰ 出 願 昭63(1988)5月31日

⑱ 発 明 者 佐 藤 雅 彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑲ 発 明 者 丸 山 次 人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑳ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

㉑ 代 理 人 弁理士 松 本 昂

明 細 書

1. 発明の名称

画像データのラベリング方式

2. 特許請求の範囲

(2次元マトリックス状に配設された画素の2値画像データ(S_{ij})について、注目画素を基準としてその隣接する画像データの接続をデータ処理方向に沿って検出するように規定された初期ラベル付マスク(100)を適用し、データ処理方向に沿ってつながりのある画像データを同じラベル付けする初期ラベル付け手段(1)と、

該初期ラベル付け手段(1)によりラベル付けされた画像データについて、注目画素を基準としてその隣接する画素のうち1ライン遅れた画素にラベル付けされているか否かを検出するとともに、1ライン・1クロック遅れた画素に対して接続関係を検出するように規定された接続関係検出マスク(200)を適用し、隣接する異なったラベルの接続

関係を検出する接続関係検出手段(2)と、

ラベルの接続情報を記憶する接続テーブル(3)と、前記接続関係検出手段(2)により新たな接続関係が検出された場合、前記接続テーブル(3)に基づきラベルを更新するラベル更新手段(4)とを具備し、前記初期ラベル付け手段(1)、接続関係検出手段(2)及びラベル更新手段(4)がビデオレートで動作し、新たな接続関係が検出されなくなるまで、前記接続関係検出手段(2)及び前記ラベル更新手段(4)を反復動作させることを特徴とする画像データのラベリング方式。

3. 発明の詳細な説明

目 次

概 要	3 頁
産業上の利用分野	4 頁
従来の技術	5 頁
発明が解決しようとする課題	9 頁
課題を解決するための手段	12 頁
作 用	13 頁

実 施 例 14 頁
発 明 の 効 果 28 頁

概 要

画像データのラベリング方式に関し、

初期ラベル付け、接続関係検出及びラベル付け更新がビデオレートで動作可能であり、且つ回路構成が簡単な画像データのラベリング方式を提供することを目的とし、

2次元マトリックス状に配設された画素の2値画像データS_{ij}について、注目画素を基準としてその隣接する画像データの接続をデータ処理方向に沿って検出するように規定された初期ラベル付マスクを適用し、データ処理方向に沿ってつながりのある画像データを同じラベル付けする初期ラベル付け手段と、該初期ラベル付け手段によりラベル付けされた画像データについて、注目画素を基準としてその隣接する画素のうち1ライン離れた画素にラベル付けされているか否かを検出するとともに、1ライン・1クロック離れた画素に対

して接続関係を検出するように規定された接続関係検出マスクを適用し、隣接する異なったラベルの接続関係を検出する接続関係検出手段と、ラベルの接続情報を記憶する接続テーブルと、前記接続関係検出手段により新たな接続関係が検出された場合、前記接続テーブルに基づきラベルを更新するラベル更新手段とを具備し、前記初期ラベル付け手段、接続関係検出手段及びラベル更新手段がビデオレートで動作し、新たな接続関係が検出されなくなるまで、前記接続関係検出手段及び前記ラベル更新手段を反復動作させるように構成する。

産業上の利用分野

本発明は画像データのラベリング方式、即ち画像中の連結した領域に対し個別の番号を付与するラベリング方式に関する。

画像のラベリング処理は、例えば、細胞粒子等の粒子の分類・測定を行う場合、ICパターンを走査した画像データに基づいて自動的にICパタ

ーン検査を行う場合、又は磁気ディスク面を走査した画像データに基づいて自動的に磁気ディスク面の塗り漏れの検査を行う場合等、画像データ処理に用いられる。

画像データのラベリングとは、画像平面に分布した画像データの固まり或いは連続性を検出して、それら画像パターンの固まり毎に番号付け（ラベリング）を行うものである。このようにラベリングされたデータを用いることにより、原画像データの固まりをパターン（ラベリング）化し、画像データの検査等を有効且つ迅速に行うことが可能となる。

従来の技術

従来のラベリング方式としては、繰り返し型ラベリング方式と、クラスタリング型ラベリング方式とが知られている。

繰り返し型ラベリング方式を第17図(a)~(c)を参照して説明する。先ず第17図(a)に示す如く、2値化された2次元マトリックス状に画素に対応

してメモリー内に配設されたデータ（データがある部分を*印で示す）についてA方向に操作を行い初期ラベリング付けを行う。即ち、一行目の最初の*印を先ずラベル“1”とし、同じ行の離れた第2番目の*印に付いて“2”とする。次の二行目の*印は操作方向において連続性が無いので“3”とする。その次の列のデータは上記1行目の同じ列で“1”とラベル付けされたものと連続性があるので“1”とされる。同じ行の第3から第5列目のデータはそれぞれ“1”にラベル付けされたものと連続しているのと同じく“1”とラベル付けされる。以下同様にラベル付けを行うことにより、第17図(b)に示すような初期ラベル付け結果が得られる。

次いで第17図(c)のA方向とは90°ずれたB方向について、進行方向に対して隣接し、既に処理されたものに対して連続性をチェックすると共に、第17図(b)に得られた初期ラベル付け結果について更新を行う。例えば、右側から2列目第4行目のラベル付け“6”に該当するものは、先行

する右側1列目、第4行目のラベル付け“4”と連続するので、小さいラベル番号の“4”に更新される。同じ右側から2列目、第5行目のラベル“6”は上の行が“4”にラベル更新されたものと連続するので“4”に更新される。他のラベル“5”、“3”も同様にしてそれぞれ“1”にラベル更新される。その結果が第17図(カ)に示されている。このラベル更新において、ラベルは大きい番号から小さい番号にのみ更新されるようにしている。

更に第17図(カ)のC方向について連続性チェックを行うと、第17図(カ)に示すようにラベル更新され、同様にD方向についても第17図(カ)の如くラベル更新される。これにより、第17図(カ)のパターンは“1”と“4”の2つのパターンにラベル付けされたことになる。

以上説明したように繰り返し型ラベリング方式は、第17図(カ)の画像データ配列について順次90°ずつ方向を変えながら連続性のチェックをしていくものであるが、このように方向を変えるに

伴って、画像メモリーへアクセスするアドレスを複雑な計算により生成しなければならず、注目画素及びそれに隣接する画素のアドレス発生回路が非常に複雑になるという問題を有している。

次にクラスタリング型ラベリング方式について説明する。

この方式は第18図に示すように、初期ラベル付け及び接続関係検出部91において、入力画像データに対し、初期ラベル付け及びラベルの接続関係の検出を同時に行う。次に接続関係整理部92において重複しているラベルの接続関係を整理する。クラスタリング部93では整理された接続関係に基づいて初期ラベルの分類を行い、各領域に属する全ての初期ラベルを検出する。最後にラベル更新部94においては、クラスタリングの結果に基づいて初期ラベルの更新を行う。

このクラスタリング型ラベリング方式においては、接続関係整理部92、クラスタリング部93の処理をソフトウェア的に処理すると非常に時間が掛り、リアルタイム化が実現できない。一方、

ハードウェアで実現する場合には多くのメモリーを必要とし、又複雑な処理に伴って回路構成が複雑となり、規模が大きくなる等の欠点がある。

画像処理上、上記ラベリングは画像処理装置のビデオレートに同期して実時間（リアルタイム）で行われることが好ましいのであるが、上記何れの場合においても、時間が掛かる上、処理が複雑になっており、ビデオレートで処理できないという問題があった。

そこで本発明者等は、これらの問題を解決した画像データのラベリング方式を先に提案した（特願昭62-150298号）。この先願発明においては、接続関係検出処理時に、注目画素Xのラベルと、その周囲4つのラベルC、D、G、Hとの接続関係情報を用いるようにしている。

発明が解決しようとする課題

上述した先願発明では、周囲4画素のラベルの最小値を検出するための処理が必要となる。従って、先願発明方式による接続関係検出処理をハー

ドウェアで実現するためには、注目画素とその1ライン上及び1ライン下の画素を得るため、2ライン分のラインバッファを必要とし、ラベルの最小値を選択するための回路構成が複雑になるという問題がある。

また、第19図に示すような右上がりの傾きを持つ画像95aに対しての処理において、1ライン毎に異なるラベルが付与されている場合、接続関係検出とラベル更新処理がライン数-1回必要であり、効率が悪いという問題がある。

第19図に基づいて先願発明の処理過程を説明する。画像95aに対して接続検出すると、ラベル2、3、4で接続が検出されるため、接続テーブル96aのアドレス2、3、4の内容をそれぞれ“1”、“2”、“3”で更新する。この更新された接続テーブル96aに基づいて画像95aを更新すると画像95bのようになる。画像95bの接続関係を検出すると、ラベル2、3で接続が検出されるため、アドレス2及び3の内容が更新された接続テーブル96bが得られる。この接

接続テーブル96bに基づいて画像95bを更新すると画像95cが得られる。更に、画像95cについて接続関係の検出をすると、ラベル2に接続が検出されるため、接続テーブルのアドレス2の内容を“1”で更新し、接続テーブル96cが得られる。尚この場合には、接続テーブル96bのアドレス2の内容は“1”であるため、接続テーブルのアドレス2の内容は変化することはない。次いで、接続テーブル96cに基づいて画像95cを更新すると画像95dが得られる。画像95dについて接続関係の検出をすると、接続は検出されないためラベル付けを終了する。

このように、先願発明のラベリング方式においては、画面メモリー上の画像の内容によっては極めて効率が悪くなることがあるという問題があった。

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、初期ラベル付け、接続関係検出及びラベル付け更新がビデオレートで動作可能であり、且つ回路構成が簡単な画像デ

ータのラベリング方式を提供することである。

課題を解決するための手段

第1図に本発明の原理ブロック図を示す。

第1図に示されるように、2次元マトリックス状に配設された画素の2値画像データ S_{ix} について、注目画素を基準としてその隣接する画像データの接続をデータ処理方向に沿って検出するように規定された初期ラベル付マスク100を適用し、データ処理方向に沿ってつながりのある画像データを同じラベル付けする初期ラベル付け手段1と、該初期ラベル付け手段1によりラベル付けされた画像データについて、注目画素を基準としてその隣接する画素のうち1ライン遅れた画素にラベル付けされているか否かを検出するとともに、1ライン・1クロック遅れた画素に対して接続関係を検出するように規定された接続関係検出マスク200を適用し、隣接する異なったラベルの接続関係を検出する接続関係検出手段2を設ける。

更に、ラベルの接続情報を記憶する接続テーブ

ル3と、接続関係検出手段2により新たな接続関係が検出された場合、接続テーブル3に基づきラベルを更新するラベル更新手段4を設けて構成する。

作 用

入力2値画像に対し、初期ラベル付け手段1が初期ラベル付マスク100を用いて暫定的なラベル付けを行う。接続関係検出手段2が接続関係検出マスク200を使用して、異なったラベルの接続関係を調べ、この情報を接続テーブル3に格納する。この情報によりラベル更新手段4がラベルの更新を行う。

接続関係検出時におけるラベル変換ルールは、注目画素から1ライン遅れた画素にラベル付けされているか否かを検出し、ラベル付けされている場合には何らの処理も行わず、ラベル付けされていない場合に以下のような処理を行う。即ち、注目画素のラベルとその右上の画素(1ライン・1クロック遅れた画素)のラベルとの大小を比較し、

接続テーブルへのデータの書き込みを $TBL [max(L_x, L_y)] \leftarrow TBL [min(L_x, L_y)]$ とするか、又は $TBL [min(L_x, L_y)] \leftarrow TBL [max(L_x, L_y)]$ とし、この接続テーブルに基づいて画像データのラベルを更新する。接続の検出がなくなるまで、接続関係検出手段2及びこれに連動してラベル更新手段4を反復動作する。初期ラベル付け手段1、接続関係検出手段2及びラベル更新手段4はビデオレートに同期して動作する。

実 施 例

以下本発明を図面に示した実施例に基づいて詳細に説明する。

第2図は本発明実施例のブロック図であり、ラベリング回路10は入力セレクタ11と、入力された2値画像データに対して初期ラベル付けを行う初期ラベル付け部12と、ラベル付けされた画像データについて隣接する異なったラベルの隣接関係を検出する接続関係検出部13と、ラベルの

接続情報を記憶する接続テーブル14と、新たな接続が検出された場合接続テーブル14に基づきラベルを更新するラベル更新部15と、出力セクタ16とから構成される。

20は画像データを記憶する画像メモリであり、21はラベリング回路10にビデオレートに同期した処理選択信号を入力する計算機である。処理選択信号が入力されると、入力セクタ11が初期ラベル付け部12、接続関係検出部13、或いはラベル更新部15の何れかを選択し、これらをビデオレート(33ms)で動作させる。接続関係検出部13に接続検出理論切替信号を入力して、接続検出理論を効率の良い方の理論に切替可能となっている。

ラベル付けの対象となる画像メモリ20内の画像データは、第3図に示す如く、画素に対応してマトリックス状に配設されており、初期ラベル付け部12、接続関係検出部13、ラベル更新部15への画像データの inputs は、この画像メモリ20から入力セクタ11を介して行われ、画像

データは $D_{11}, D_{12}, \dots, D_{1, \dots, 12}, D_{21}, D_{22}, \dots, D_{11}, \dots, D_{2, \dots, 12}$ の順で入力される。又出力データは、出力セクタ18を介して同様の順序で画像メモリ20へ出力される。

初期ラベル付けマスク100は第4図に示す如く、注目画素X、例えば第3図のデータ D_{22} に対し、第3図において左から右、上から下へとデータ処理される方向において、隣接する既に初期ラベル付けされた画素A、B、C、Dにおける画像データ $D_{21}, D_{11}, D_{12}, D_{23}$ に対して接続関係を検出するものである。

先ず第2図の実施例の初期ラベル付け動作について説明する。

初期ラベル付け部12においては入力2値画像データに対し、第4図の初期ラベル付けマスクを適用し、暫定的なラベル付けを行う。入力データは1ビットで表現し、画素有りを“1”、無しを“0”とし、出力ラベルデータはnビットで表現する。本実施例ではラベルを16ビットで表現するものとし、最上位ビットをラベルの有無フラグ

とする。因ってラベル値は、 $8001_{(16)} \sim FFF_{(16)}$ で、ラベル無し(画素無し)を $0000_{(16)}$ で表現する。

初期ラベル付けマスク100の演算論理表を第5図に示す。この演算論理は、入力された画素Xが無ければラベル“0”を出力し(第5図優先1)、入力画素が有り且つ周囲のラベルが無ければ新たなラベルL(初期値1)を出力し、次にラベルLを+1更新する(第5図優先2)。このときラベル“1”は画像メモリへの出力時に $8001_{(16)}$ となる。又注目画素Xにデータが有り、AからDのマスクにラベルが有る場合には、第5図の論理より $A \rightarrow B \rightarrow C \rightarrow D$ の順で最初に見つかったラベル値を出力する。

以上の処理をハードウェアで実現した初期ラベル付け回路の実施例を第6図に示す。

第6図の初期ラベル付け回路において、30~33はフリップフロップ、34はANDゲート、35~38はNANDゲート、39はカウンタ、40はセクタ、41はn-2段ラインバッファ

であり、これらが図示の如く接続されて構成されている。

先ず入力データXが“0”であれば、セクタ40は出力データXとして“0”を出力する。この出力データXがフリップフロップ31を通過した時点初期ラベル付けマスクのAとする。Aのデータをn-2段ラインバッファ41を通過させ、画像メモリ20の1ライン・2クロック遅れたデータをD、フリップフロップ32の出力をC、フリップフロップ33の出力をBとし、これらのデータA、B、C、Dをセクタ40に入力する。これにより、初期ラベル付けマスク100のA、B、C、D、Xを得る。又、A、B、C、Dのラベルデータの最上位ビットをそれぞれA、B、C、Dとし、これらをそれぞれANDゲート34及びNANDゲート35~38に入力する。

カウンタ39は初期ラベルカウンタであり、ANDゲート34の条件が成立するとラベルを+1し、セクタ40の選択信号端子1をアクティブにし、これによりセクタ40の出力端子Xに初

期ラベルLが出力される。NANDゲート35, 36, 37, 38は同様に条件が成立すると、セクタ40の選択信号端子a, b, c, dをそれぞれアクティブにし、セクタ40の出力端子XからA, B, C, Dのラベルがそれぞれ出力される。又、フリップフロップ31から出力される初期ラベル値は、ラベル値をアドレスとして接続テーブル14に書き込まれ、テーブル内容の初期化が行われる。

以上説明したように、第8図の初期ラベル付け回路で第5図に示した初期ラベル付けの演算論理を実現できる。

次に接続関係検出について説明する。

この接続関係検出は、ラベル付けされた画像に対し、第7図に示す接続関係検出マスク200を使用して、連結している異なったラベルの接続関係を検出するものである。接続関係検出ルールは第9図に示すようなものであり、注目画素のラベルをXとしその右上のラベルDとの大小関係により行う。検出された情報は、第8図に示すような

接続テーブル14に書き込まれる。ここで接続テーブル14はRAMを使用し、1次元の配列メモリで構成され、注目画素のラベルとその右上のラベルのうち大きい方のラベルのアドレスを小さい方のラベルで置き換えるか、又は注目画素のラベルとその右上の画素のラベルのうち小さい方のラベルのアドレスを大きい方のラベルで置き換えるようにする。

第9図の接続関係検出論理において、注目画素X或いはその右上の画素Dにデータが無い場合及び注目画素の上の画素Cに既にラベル付けされている場合には、何も処理をしない。また、XとDのラベル値を比較し、X, Dが両方ラベルで、且つ $X \neq D$ の場合には、第9図の①に示されるように $\min(L_x, L_D)$ をアドレスとした接続テーブルの内容を $\max(L_x, L_D)$ をアドレスとした接続テーブルへ書き込む。この処理をハードウェアで実現するためには、基本クロックの1周期内にメモリの読み書きを行わなければならない、一般的に実現が困難である。しかし、本発明

のラベル付け方式では、異なったラベルの接続関係は最短で2クロック周期で検出される。即ち、連結して異なったラベルが検出されることはない。

第11図に本発明方式の接続関係検出の一例を、第12図にそのタイムチャートを示す。 $t=2$ のとき、 $C=0$ で $X=5$, $D=2$ のラベルが検出されるが、 $t=3$ では $C=2$ のため何も処理をせずに、最小時間での検出は次の $t=4$ で、 $X=5$, $D=4$ である。従って、第9図①の論理を実現するためには、 $t=2$ で接続を検出し、この周期で接続テーブルからデータを読み込む。即ち、 $\min(L_x, L_D)$ をアドレスとした接続テーブルの内容を読み込む。次の $t=3$ の時点で、アドレスを $\max(L_x, L_D)$ とし、前の周期で読み込んだデータを接続テーブルに書き込む。そして、接続が検出されたことを示すフラグFLAGを設定する。以上から明らかな通り、本発明で新たに接続が検出される条件は、X, Dがラベルで $X \neq D$ 、且つ $C=0$ のときである。

以上の処理で $\max(L_x, L_D)$ と \min

(L_x, L_D) の関係を入れ替えても良いので、接続検出方法は第9図に示す①、②の2通りある。

以上の処理をハードウェアで実現した接続関係検出回路の実施例を第10図に示す。本実施例においては接続検出論理①について説明する。

第10図の接続関係検出回路において、50～57はフリップフロップ、58はコンパレータ、59は511段ラインバッファ、60～63はセクタ、64はANDゲート、65～67はインバータであり、これらが第10図に示すように接続されて構成されている。

同図において、画像メモリからのラベルデータがフリップフロップ50に入力され、フリップフロップ50から出力したデータをXとし、このXを511段ラインバッファ59を通して1ライン・1クロック遅れたデータをDとする。X, Dの最上位ビットをそれぞれX, Dとし、フリップフロップ51によりDから1クロック遅れたデータをCとする。これにより、接続関係検出マスク200のX, D, Cのラベルを得ることが

できる。

X、Dのラベルをコンパレータ58に入力し、X、Dの大小信号及び不一致信号を得る。X、Dの大小信号は、セクタ60の選択信号端子SEL-Aへ入力される検出論理切換信号に応じて、 $X < D$ 又は $X > D$ の信号が出力される。コンパレータ58からの比較信号と、 X 、 D 、 C はANDゲート64に入力され、 X 、 D がラベルで且つ $X \neq D$ 、且つ $C = 0$ 、且つ検出論理切換信号に応じて $X > D$ 又は $X < D$ のときに、ANDゲート64の出力がアクティブになる。この出力信号をクロックとしてフリップフロップ53を動作させ、フリップフロップ53の出力を接続関係検出フラグとする。ANDゲート64の出力はセクタ61、62の選択信号となり、セクタ61で $\min(L_x, L_o)$ 、セクタ62で $\max(L_x, L_o)$ のラベルを選択する。セクタ61の出力はセクタ63に入力され、ANDゲート64の出力で選択されてフリップフロップ55へ出力される。

書き込み信号出力時にフリップフロップ57より出力され接続テーブル14に入力される。

以上説明した第10図の接続関係検出回路により、接続テーブル14のアドレス $\min(L_x, L_o)$ のデータを読み込み、このデータが接続テーブル14のアドレス $\max(L_x, L_o)$ に書き込まれることになり、第9図①の検出論理を実現できる。

又、第9図②の検出論理は、外部からの検出論理切換信号によりセクタ60を切り換えてコンパレータ58の出力 $X < D$ を選択することにより、上述した実施例のアドレスとデータの関係が逆になり容易に実現することができる。

次にラベル更新部15について説明する。ラベル更新部15では、前記の接続関係検出処理により作成された接続テーブル14に基づき、検出を行ったラベル画像データの書換えを行う。このラベル更新処理をハードウェアで実現したラベル更新回路の実施例を第13図に示す。

検出を行った画素からのラベルデータはフリッ

一方、ANDゲート64の出力はフリップフロップ52で1クロック遅れる。又、セクタ62の出力 $\max(L_x, L_o)$ もフリップフロップ54により1クロック遅れることになる。従って、 $\min(L_x, L_o)$ がセクタ63より出力された後、セクタ63に入力されるANDゲート64の選択信号により、フリップフロップ54からの出力 $\max(L_x, L_o)$ がセクタ63から出力される。

セクタ63の出力はフリップフロップ55でラッチされ、RAMから構成される接続テーブル14のアドレスとなる。又、ANDゲート64の出力はフリップフロップ52、56を通り、フリップフロップ55からの出力 $\max(L_x, L_o)$ の時点でインバータ67がアクティブとなり符号が反転されて、接続テーブル14の書き込み信号となる。フリップフロップ55の出力 $\min(L_x, L_o)$ が接続テーブル14のアドレスとなる時点で出力された接続テーブル14のデータはフリップフロップ57でラッチされ、上述した

フリップフロップ71でラッチされ、接続テーブル14のアドレスとされる。このアドレスを有する接続テーブル14の内容はフリップフロップ72に出力されてラッチされ、フリップフロップ72の出力ラベルデータは再び画像メモリ20へ入力される。このとき画像メモリ20からの入力データの座標と出力データの画素の座標とを一致させることにより、接続テーブル14の内容に応じて画像メモリ20中の画像データのラベル値を書換えることができる。以上の初期ラベル付け、接続関係検出及びラベル更新処理は、外部の計算機21等から入力される処理選択信号により選択され、ビデオレートで実行される。

次に、第19図の先願発明の処理過程説明図で示した画像データ95aと全く同じ画像データ75aを本発明のラベリング処理方式により処理する場合について第14図を参照して説明する。同図において、接続テーブル14のアドレス2、3、4で新たな接続が検出され、これらのアドレスヘデータ"1"が書き込まれるため、接続テーブル

14の全てのアドレスの内容は“1”となる。よってこのように更新された接続テーブル14の内容により画像データ75aを更新すると画像データ75bを直ちに得ることができる。第19図に示した先願発明の処理過程と比較すると、本発明の処理効率の良さは明らかである。

次に接続検出論理①及び②での処理過程比較図を第15図及び第16図に示す。第15図のような右上がりの傾きを持つパターンに対しては、接続検出論理①の検出方法が効果的であるが、第16図のようなパターンに対しては接続検出論理①は逆効果であり、第16図より接続検出論理②の検出方法が効率が良いことがわかる。このため、検出論理①と②の処理を併用することにより、単独の検出論理で処理する場合に比べ、処理効率を向上させることができる。そこで、第10図に示した接続関係検出回路では、この検出処理を選択するための検出論理切換信号をセレクタ60に入力している。尚検出論理①及び②の選択は、処理するパターンが予め判っている場合が多いので、

例えば手動にて切り換えるようにすれば良い、

尚、右下がりのパターン及び屋根付パターンで下側にあまり画像データが無いような場合には、初期ラベル付けを施すだけで正確なラベル付けを施すことができる場合が多い。

発明の効果

以上説明したように本発明によれば、接続関係検出処理において、注目画素とその右上のラベルとの大小関係及び注目画素の1つ上のラベルの有無を調べるだけで、ラベルの接続関係を得ることができるので、ハードウェア化において回路規模の減少及び回路の単純化に寄与することができるという効果を奏する。

又、従来方法及び先願発明の方法によるラベル付けに比べ、本発明方式では処理回数が大幅に減少し、2値画像データのラベリングを効率良く高速で実行することができる。

4. 図面の簡単な説明

第1図は本発明の原理ブロック図、
第2図は本発明の実施例ブロック図、
第3図は本発明実施例の画像データ配列図、
第4図は初期ラベル付けマスクの説明図、
第5図は初期ラベル付け演算論理を示す説明図、
第6図は本発明実施例の初期ラベル付け回路図、
第7図は接続関係検出マスクの説明図、
第8図は接続テーブルの説明図、
第9図は接続関係検出論理を示す説明図、
第10図は本発明実施例の接続関係検出回路図、
第11図は接続関係検出説明図
第12図は接続関係検出のタイムチャート、
第13図は本発明実施例のラベル更新回路図、
第14図は本発明によるラベリング処理過程説明図、

第15図及び第16図は接続検出論理①及び②での処理過程比較図、

第17図は従来の繰り返し型ラベリングを説明する説明図、


第18図は従来のクラスタリング型ラベリングを説明する説明図、

第19図は先願発明の処理過程説明図である。

- 1…初期ラベル付け手段、
- 2…接続関係検出手段、
- 3…接続テーブル、
- 4…ラベル更新手段、
- 10…ラベリング回路、
- 12…初期ラベル付け部、
- 13…接続関係検出部、
- 14…接続テーブル、
- 15…ラベル更新部、
- 20…画像メモリ、
- 21…計算機、
- 100…初期ラベル付マスク、
- 200…接続関係検出マスク。


出願人： 富士通株式会社

代理人： 弁理士 松本 昂




本発明の原理ブロック図

第 1 図




実施例ブロック図

第 2 図




本発明実施例の画像データ配列図
第 3 図



初期ラベル付けマスク
第4図


在理 場	入 刀					出 力	理 理
1	A	B	C	D	X	X	
2	O	O	O	O	O	O	$L = L \div 1$ (初期値 = 1)
3	LA	O	*	*	*	LA	
4		LB	*	*	*	LB	
5	O	O	LC	*	*	LC	
6	O	O	O	LD	*	LD	

初期ヲヘル付テ演算論理
第 5 図




接続関係検出マスク

第 7 図



排飽テーブル

第 8 図




初期ラベル付け回路

第 6 図


入カ			処 理
X	D	C	何もしない
0	*	*	
*	0	*	
Lx	Ld	0	① if Lx ≠ Ld then TBL[max(Lx, Ld)] ← TBL[min(Lx, Ld)] FLAG = 1 ② if Lx ≠ Ld then TBL[min(Lx, Ld)] ← TBL[max(Lx, Ld)] FLAG = 1

O : ラベル
 L : ラベル
 * : 何もしない
 FLAG : 接続関係検出フラグ
 TBL[] : 接続テーブル


接続関係検出論理
第 9 図




接続関係検出説明図
第11図



接続関係検出回路
第10図




持続関係検出タイムチャート
第12図




ラベル更新回路
第13図


本発明によるラベリング処理過程説明図
第14図



接続検出①及び②での処理過程比較図
第15図




接続検出①及び②での処理過程比較図
第16図




従来の繰り返し型ラベリングを説明する図

第17図



従来のクラスタ型ラベリングを説明する図

第18図



光原亮明の処理過程説明図
第19図